芯片描述
芯片特点
○ |
内核: 32 位 CPU 内核,运行频率不大于 96MHZ 一个 24 位系统定时器 支持低功耗睡眠模式 单指令周期 32 位硬件乘法器 嵌套向量中断控制器 NVIC 支持 32 个中断输入,每个中断有 4 个优先级 支持串行调试接口(SWD),2 个观察点/4 个断点 |
○ | 宽电压工作范围:2.0V ~ 5.5V | |
○ | 128bit 唯一 ID | ○ |
存储器: 32K 字节 Flash 用于存储用户程序 4K 字节 SRAM 用于内部高速暂存存储器 |
|
○ |
时钟控制: 可编程的系统时钟源 内部 12MHZ 高速 RC 振荡器 内部 25KHZ 低功耗 RC 振荡器 12MHZ 外部高速晶振输入 32.768KHZ 外部晶振输入 PLL 支持 CPU 高运行在 96MHZ |
○ |
I/O 端口: 在 TSSOP20/QFN20 管脚中多支持 18 个通用 I/O 端口(GPIO),QFN28 封装中多支持 24 个通用 I/O 端口(GPIO) |
|
○ |
I/O 工作模式: 双向模式 模拟模式 输入上拉、下拉、浮空模式 推挽输出模式 开漏、开源输出模式 |
○ | I/O 管脚可被配置为电平或边沿触发模式的中断源 | |
○ | 16 位定时器/PWM(多支持 4 路独立的 PWM 输出) | ○ | 一个定时器/计数器模块,包含一个可编程的 16 位预分频器以及 4 路独立的 16 位计数通道 | |
○ | 每个计数通道可执行定时器或计数器操作 | ○ | 每个计数通道作为计数器时都可以选择向上、向下或中心对齐方式计数 | |
○ | 每个计数通道可被配置成捕获通道,可在输入信号跳变时捕捉计数通道定时器的瞬时值,捕获事件也可以产生中断 | ○ |
每个计数通道都有一个16位匹配寄存器,允许进行以下操作: 匹配时连续工作,在匹配时可选择产生中断 匹配时停止定时器工作,可选择产生中断 匹配时复位定时器,可选择产生中断 |
|
○ |
每个计数通道都有一个与匹配寄存器相对应的外部输出,这些输出可以具有以下功能: 匹配时设为低电平 匹配时设为高电平 匹配时翻转电平 匹配时不执行任何操作 |
○ | 对于每个计数通道,都可将对应的匹配寄存器配置为 PWM 输出 | |
○ | PWM 输出可以设置为单脉冲输出模式以及固定脉冲个数输出模式 | ○ | 在捕获模式下可以自动测量捕获信号的高低电平占空比 | |
○ | 支持载波功能 | ○ | 支持触发 ADC 采样 | |
○ | 16 位简易定时器 | ○ | 2 路 16 位简易定时器,可定时产生中断 | |
○ | 时钟源可选择 | ○ |
窗看门狗定时器 带内部预分频的可编程 32 位计数器 可编程的递减计数器 |
|
○ | 未在一个特定的窗口时间内喂狗会导致产生中断或复位 | ○ | 可产生早期唤醒中断 | |
○ |
独立看门狗定时器 由内部 25K 振荡器驱动,即使系统主时钟失效也可继续工作 可编程的递减计数器 计数到 0 时产生中断 |
○ | 16 位三相电机控制模块(Motor-PWM) | |
○ |
含有三个独立的通道,每个通道包括: 一个 16 位定时器/计数器(TC) 一个 16 位界限寄存器(LIM) 一个 16 位匹配寄存器(MAT) 一个 10 位死区时间寄存器(DT)和相应的死区时间计数器 一个 16 位捕获寄存器 两个极性相反的已调制的输出(MCOA 和 MCOB) 一个周期中断,一个脉宽中断,一个捕获中断 |
○ | 输入引脚 MCI0-2 可触发 TC 捕获或使通道的计数值加 1,全局异常输入可强制所有通道进入“无效”状态并产生一个中断 | |
○ | 支持三相 DC 模式 | ○ | 支持三相 AC 模式 | |
○ | 支持带霍尔传感器的三相无刷直流电机模式 | ○ | 延后换相功能,延后时间点可灵活配置 | |
○ | 支持硬件测速功能 | ○ | 支持硬件移相功能,通道 1 和 2 可硬件设置相对通道 0 的相位偏移 | |
○ | 支持触发 ADC 采样,可灵活配置触发 ADC 采样时间点 | ○ |
TSC 支持多达 20 个电容传感通道 无需外部电容 每个 IO 可单独设置计数器的比较阈值,提高产品的灵活性和稳定性 支持硬件自动扫描模式,减少软件干预 |
|
○ | 采用内部参考电压,有效的抗外部电压干扰,提高触摸的稳定性 | ○ |
SPI 支持 SPI 主机/从机模式 支持 SPI 数据格式 支持全双工以及半双工数据传输(从机模式下只支持半双工) 数据长度可改变(4-16bit) 时钟初始相位和极性可配置 独立的 SPI 时钟源 SPI 实际传输速率达到 24MHz |
|
○ |
UART 可编程波特率发生器 接收器和发送器支持缓冲,均带有 16bytes 的 FIFO 缓冲 可编程数据字长度(5、6、7、8 位) 可配置的停止位--1 或 2 个停止位 支持总线 IDLE 检测,timeout 时间可配置 |
○ |
I2C 支持主机/从机模式 主从机之间双向数据传输 多主机总线支持(无中心主机) 多主机同时发送数据时进行仲裁,总线上串行数据不会被损坏 可编程配置的时钟可适应多样化的传输速率控制 串行时钟同步允许不同位速率的器件通过同一个串行总线通信 串行时钟同步可作为一个握手机制来挂起和恢复串行传输 |
|
○ |
CAN 支持完整的 CAN 协议(CAN2.0A 和 CAN2.0B) 支持 11 位和 29 位标识符多主机总线支持(无中心主机) 多通信速率支持系统时钟的 1/(16~3200),支持宽度大于 5Kbaud~1Mbaud 64 字节接收 FIFO 软件驱动的位速率检测(支持热插拔) |
○ |
接收滤波 单次发送选择(无重发) 只听模式(无确认、无激活的错误标志) 接收自身报文(自接收请求) 对每一个 CAN 总线错误产生中断 读/写错误计数器 比较近一次的错误代码寄存器 可编程错误报警限额寄存器 |
|
○ |
USB2.0 FS DEV 符合 USB2.0 全速设备的技术规范 可以工作在 device 模式 Endpoint 0-3 双向数据传输端口 512Byte 的专用数据缓存 时钟恢复功能,无需外挂晶振 USB所需48MHz时钟来自于PLL,若要使能USB模块,PLL必须工作于96MHz 或 48MHz |
○ |
ADC 12 位逐次逼近式模数转换器 ADC 12bits/10bits/8bits/6bits 分辨率可调 高达 1.5 Mhz 的转换速率 模拟输入测量电压范围: 5mV~VDD*0.99 基准电压可选择 VDD 或片内基准电压(2.0V@typical) 自带失调校准以及增益误差校准 多 14 个外部通道输入 两个通道可用于测量内部 OPA 的输出 1 个内部温度传感器检测输入 1 个内部通道用来检测 1/4 VDD 电压 转换开始可由软件、内部硬件信号或外部引脚触发 支持单次转换模式/连续转换模式/非连续转换模式 每个通道都有独立的数据结果寄存器 支持模拟看门狗功能 |
|
○ |
ACMP 2 组模拟比较器模块 每个比较器模块包含 POS 和 NEG 两个端口 每个 POS 和 NEG 都有对应的外部 IO,可接外部电压,也可选择内部参考电压,也可选择内部 OPA 的输出 迟滞功能,迟滞电压 4 档可调(15mV/40mV) 比较结果发生改变时可产生中断 |
○ |
OPA 两路运算放大器模块 运算放大器的增益内部 8 档可调,可内部配置成 1/2/3/4/6/8/10 倍放大 运算放大器的增益也可由外部电阻网络决定 放大器的输出可以作为比较器的 POS 端 放大器的输出可以接至 ADC 的输入通道 |
|
○ |
欠压检测(BOD) 支持 4 级检测电压(4.2V/3.6V/2.6V/2.1V) 可以产生中断 |
○ |
欠压复位(BOR) 支持 4 级复位电压(3.7V/2.7V/2.2V/1.8V) 可以产生中断或复位芯片 |
|
○ |
工作温度 -40℃ ~ 105℃ |
○ |
封装 无铅封装(RoHS) 20pin-TSSOP,20pin-QFN,16pin-SOP,28pin-QFN |
芯片框图